Thesis集成电路设计毕业设计怎么做？前后端流程、仿真验证与版图规范
集成电路毕设的评分核心是 「设计流程完整 + 验证数据齐全」：只画了 RTL 没有仿真波形与综合报告的设计等于没做完；工艺库、约束条件与验证覆盖交代不清是最常见的扣分来源。这篇按选题、流程规范、仿真验证、结构四部分讲。
一、三类选题方向
- 数字电路型：某功能模块（FIFO、SPI/UART 接口、FFT、卷积加速单元）的 RTL 设计、综合与时序收敛；
- 模拟电路型：运放、带隙基准、LDO、ADC/DAC 子模块的电路设计与版图实现；
- 系统集成型：基于开源处理器核（RISC-V 等）的 SoC 子系统集成与 FPGA 原型验证。
选题规模要与时间匹配：本科毕设做一个模块做深（含完整验证）远好于攒一个跑不通的大系统；选题收口见《论文题目怎么定》。
二、流程与工艺怎么交代
- 工具链写清：EDA 工具（仿真、综合、版图）名称与版本列表交代，用教育版/开源工具（iverilog、OpenLane）也要如实写；
- 工艺库注明：综合与版图所用工艺节点与标准单元库写明（如 SMIC 0.18μm、SkyWater 130nm 开源 PDK），受保密协议限制的参数说明脱敏处理；
- 约束条件：时钟频率、面积与功耗目标在设计输入章给出，后文验证逐项回应；
- 红线：不得把参考设计的波形与报告冒充自己的结果，引用开源代码要注明来源与自己的修改部分。
三、仿真与验证怎么写
- 功能仿真：测试激励覆盖典型场景与边界条件（复位、满/空、非法输入），关键波形截图配文字解读；
- 覆盖率：给出代码覆盖率/功能覆盖率数据，未覆盖项说明原因；
- 综合与时序：综合后的面积、频率与关键路径报告列表呈现，时序违例的修复过程写进正文（这是加分点）；
- 模拟电路：给出各工艺角与温度下的仿真结果（tt/ss/ff），版图后仿与前仿对比；
- FPGA 验证：上板验证写清开发板型号、资源占用与实测结果；数据呈现见《论文图表格式规范》。
四、结构与常见扣分点
- 常见结构：绪论→方案论证→模块设计（RTL/电路）→仿真验证→综合与版图（或 FPGA 验证）→结论；
- 常见扣分：无覆盖率数据、只有正常流仿真、工艺库不交代、时序报告缺失、波形图无解读、引用开源不注明；
- 相邻方向见《微电子毕业设计怎么做》与《电子科学与技术毕业设计怎么做》；说明书体例见《毕业设计说明书怎么写》。